这种超级计算机还是使用的当下主流的14nm芯片的制程工艺，使用了数千，数万块的存储和芯片来构成 。这就是一个典型的通过堆硬件，增大体积做到超高计算性能的案例 。当然超算可不仅仅是硬件的堆积，还有还需要机房的整个软件架构的布局 。超算中心机房前段时间华为发布了：云手机，不知道有几个人关注过？华为云手机这个东西的核心原理就是：手机本身的芯片可以降低性能，需要计算的各类数据，通过5G网络快速的传送到服务器上面，用大型服务器的计算能力，来帮忙计算，然后将计算结果传送到手机 。
比较典型的例如：渲染图片，视频，游戏等等 。多个应用共同运行时，通过云端实现多线程运行 。这种应用的核心其实是，将多个14nm制程芯片的性能一起堆叠起来构成一个机房，比拼一个7nm制程的芯片 。原理上说，同14nm增大体积达到更高的7nm制程芯片，是一样的含义 。这样就是一个：终端低配，云端高配的“云手机” 。
那么既然可以通过堆积硬件，解决性能问题，为什么我们还要追求7nm，5nm，甚至是1nm制程呢？这就要说到，芯片本身的情况了 。所谓的14nm，7nm是指光刻机蚀刻机的光源波长 。如果想要通俗的理解，那就是14nm的刻线光源波长要比7nm更长，刻线的宽度更宽 。但是这里有一个需要注意，实际的蚀刻中蚀刻的线槽并不是2倍的宽度关系 。
（光源照射蚀刻液，蚀刻液腐蚀硅片） 。芯片放大的晶体管图一个芯片的光刻过程要经过30次左右的光刻过程 。实际刻出来的线路槽事实上光刻是重复性的过程 。光刻——金属沉积进入蚀刻后的槽中——化学清洗不需要的金属（铜）——再光刻——再沉积——再清洗…… 。如此往复 。最终形成的整个硅片上面的电路是一个立体化的，并不是一层，一般情况都在10层以上，数千万，甚至数亿的门电路 。
光刻机的光刻过程那么这里可以回到问题：单个芯片14nm和7nm工艺制程的差距如果要让14nm达到7nm工艺状态下，门电路的数量相同 。（暂且不考虑集成度，以及各类功率的问题，这个后面聊）在硅片厚度一定的状态下，14nm制程芯片面积至少是7nm芯片的4-6倍 。这个差距就很明显了 。实际情况下，7nm芯片要达到14nm芯片的性能也不需要同14nm芯片有相同数量的门电路数量 。
晶体管越小后，整个芯片集成度越高，同时能耗也可以做的更低 。其实是后续的能耗问题，直接决定了，手机，电脑等设备电池的大小，以及终端设备的大小问题 。这也就是说到，我们最开始关于：一次成本，二次成本的问题 。一次成本是芯片材料消耗的成本，14nm体积大消耗的材料更多，由于芯片良品率本身就不能达到100%的情况 。
所以残次品也要算到一次成本中 。这样就造成了，14nm芯片想要高性能，就需要付出更大的成本 。二次成本，就是我们说的能耗，终端散热，以及终端体积过大，有多少人愿意，为这个又大又笨拙的芯片买单的市场成本问题 。很显然二次成本，伴随着芯片使用量越大，14nm制程工艺想要达到7nm芯片需要付出翻倍以上的成本 。这也是为什么中芯国际实现了14nm制程，依然要不断追求7nm的核心原因 。
未来台积电的工艺达到1纳米的话，那么是不是1纳米就算封顶了？手机性能上不去了吗？
居然还有人傻不拉几的洋洋洒洒几千字配着图论述工艺到1nm以下，实在是不忍直视 。首先简要说明一下FinFET工艺实现商用的背景，这项技术是一个阶段性分水岭，出现在16/14nm节点 。主要是因为之前的20nm节点惨不忍睹，因为在这种微观尺度上，已经受到了明显的量子隧穿效应影响，微观尺度的电子具有波动性质，能够展示出隧穿行为，大量的电子根本不会沿着你在硅晶上雕刻的微观电路走，从宏观上来看，就是你这块CPU漏电了，你加再高的电压，CPU性能都没有得到多少提升，白白浪费了电流 。
