台积电将于2026年在其子公司采钰设立首条CoPoS封装技术实验线 。
近日SemiWiki发布数据报告称 ， 台积电的先进封装CoWoS月产能（WPM）在2025年将达到6.5万片/月至7.5万片/月 ， 而2024年的产能为3.5万片/月至4万片/月 ， 今年产能预计将翻一倍 。 此前 ， 台积电CEO魏哲家在去年财报业绩会上表示 ， 2024年台积电先进封装产能处于供不应求的状态 ， 状态会持续到2025年 ， 并将于2025年或2026年实现供需平衡 。
该报告预计 ， 英伟达是2025年台积电CoWoS的最主要客户 ， 占整体产能63% 。 同时根据光大证券 ， 博通、AMD、美满、亚马逊等芯片大厂均对台积电CoWoS的需求持续增加 。
不过根据SemiWiki预计 ， 博通、AMD和美满仅占2025年台积电整体CoWoS产能10%左右 ， 而亚马逊、Intel Habana等仅占3%左右份额 。 台积电的CoWoS产能可能在2025年主要供给于英伟达 ， 对于其它企业而言 ， 其CoWoS可能仍处于供不应求的情况 。
CoWoS是台积电推出的2.5D先进封装服务 ， 是英伟达生产H100、B100等GPU必不可少的制造工艺 。 CoWoS的技术路线图显示 ， 台积电目前主要采用的是CoWoS-S/L/R三种（按照CoWoS的中介层不同进行的区分） ， 采用3.3倍光罩尺寸 ， 同时封装8个HBM3 。 台积电预计到2027年 ， 公司主要采用CoWoS-L ， 8倍光罩尺寸 ， 可同时封装12个HBM4 。
随着以英伟达为首的科技巨头纷纷押注台积电的CoWoS技术 ， 这家代工巨头也在AI需求强劲的背景下 ， 大力推进其CoPoS（基板上芯片封装）技术 。
台积电将于2026年在其子公司采钰设立首条CoPoS封装技术实验线 。 与此同时 ， 用于大规模生产的CoPoS量产工厂也已确定选址嘉义AP七 ， 目标是在2028年底至2029年间实现该技术的大规模量产 。
CoPoS是台积电推出的一项创新封装概念 ， 其核心在于“化圆为方”——摒弃传统的圆形晶圆 ， 直接将芯片排列在大型方形面板基板上进行封装 。 这种设计可视为对现有CoWoS-L或CoWoS-R技术的矩形化演进 。 关键优势在于：方形基板提供更大的可利用空间 ， 从而显著提升单位面积产出效益并有效降低成本 。 此外 ， CoPoS封装结构更具灵活性 ， 能更好地适应多样化的芯片尺寸与应用需求 。
据悉 ， CoPoS技术将主要聚焦于人工智能（AI）等高端芯片应用 。 其中 ， 采用CoWoS-R制程的版本将主要服务于博通 ， 而CoWoS-L则主要面向英伟达（NVIDIA）及AMD 。
行业分析指出 ， 这种“化圆为方”的方式不仅大幅提升了产能和基板面积利用率 ， 更使其在人工智能（AI）、5G通信及高性能计算（HPC）等对先进封装有极高需求的领域展现出强大的竞争力 。
值得注意的是 ， 台积电此次选择在采钰设立CoPoS实验线 ， 延续了其一贯的战略布局思路 。 此前在布局面板级封装（PLP）时 ， 采钰及其关联公司精材就因在光学领域的深厚积累而被考虑作为实验线选址 。 这一选择也为其未来进一步整合硅光子（SiPh）、共封装光学（CPO）等前沿技术趋势奠定了基础 。
芯片封装技术曾经被视为芯片制造中技术含量相对较低的一个领域 ， 但如今它对于保持半导体进步的步伐已变得越来越重要 。
以英伟达的H200和B200等AI计算芯片为例 ， 仅使用最先进的芯片生产是不够的 ， 还需要采用台积电首创的先进芯片封装技术CoWoS 。 例如 ， 对于B200芯片组 ， CoWoS可以将两个Blackwell图形处理单元组合在一起 ， 并将它们与八个高带宽存储（HBM）芯片连接起来 ， 从而实现快速数据吞吐量和加速计算性能 。
伯恩斯坦研究公司（Bernstein Research）的半导体分析师马克·李（Mark Li）表示 ， 台积电可能很快就需要考虑使用矩形基板 ， 因为AI芯片组对每个封装中芯片数量的要求将越来越高 。
随着业界认为摩尔定律正走向物理极限 ， 通过先进封装提升芯片性能成为大势所趋 。 不仅台积电推出了2.5D及3D先进封装 ， 而且另两家头部晶圆厂也纷纷推出相关服务 。 三星电子推出I-Cube、H-Cube和X-Cube三种先进封装 ， 前两者属于2.5D封装 ， 后者为3D封装 。 英特尔也推出EMIB、Foveros、Co-EMIB等2.5D和3D封装服务 。
*声明：本文系原作者创作 。 文章内容系其个人观点 ， 我方转载仅为分享与讨论 ， 不代表我方赞成或认同 ， 如有异议 ， 请联系后台 。
【CoWoS接任者，CoPoS要来了】想要获取半导体产业的前沿洞见、技术速递、趋势解析 ， 关注我们！
