云南龙网

  1. 首页 > 生活百科 > >

三星大胆改革后，DRAM产量大幅提升

芯片dram三星

三星大胆改革后，DRAM产量大幅提升

三星的 1c DRAM 在冷测试中的良率已达到 50% 左右 ， 在热测试中良率达到 60-70% 。
三星电子正加速重塑半导体行业领先地位 ， 并重点展示了其在第六代 DRAM（1c 节点）良率方面取得的最新突破 。 这一进展激发了人们对 HBM 市场潜在反弹的乐观情绪 。 引领这一转变的是三星首席执行官兼设备解决方案 (DS) 部门负责人全永铉 (Jun Young-hyun) 。 他于 2024 年 5 月重返三星 ， 并启动了一项意义重大的 DRAM 架构重新设计 ， 以扭转近期的挫折 。
据Sedaily和Daum报道 ， 三星的 1c DRAM 在冷测试中的良率已达到 50% 左右 ， 在热测试中良率达到 60-70% ， 远高于 2024 年初报告的 30% 以下的水平 。 鉴于 40% 通常被视为可行量产的门槛 ， 这一提升标志着该公司 DRAM 路线图的关键转变 。
设计改变产生结果三星的良率回升源于全永铉领导的大胆架构革新 。 研发团队引入了新的电路结构以提高运营效率——这项举措需要巨额投资 ， 并且必须默认过去的设计缺陷 。 这一举措风险很大；如果失败 ， 可能会扩大与DRAM制造领域已经领先的竞争对手之间的差距 。
三星最初计划在2024年底开始量产1c DRAM ， 但重新设计后该计划被推迟到2025年 。 目前预计明年将实现量产 ， 但需等待新设计成功验证 。 三星的1c DRAM是其HBM4开发的核心 ， 计划于2025年底部署 。 其性能对于三星在高端DRAM和HBM领域重获增长的更广泛战略至关重要 。
为了支持即将进行的 1c DRAM 和 HBM4 生产 ， 三星正在扩大资本支出 ， 计划对其平泽 P4 晶圆厂进行大规模设备扩建 ， 并在华城 17 号线进行工艺转型 。
据Chosunbiz报道 ， 三星 4nm 逻辑芯片（HBM4 堆栈的关键）良率已超过 40% ， 突破了中试规模生产的门槛 。 今年 4 月 ， 全智贤亲自表彰了代工部门取得的这一里程碑 。
更广泛的权衡：产量与密度内容优质 Naver和TechInsights指出 ， 三星的良率恢复策略引发了争议 。 尽管有人认为三星普遍扩大了 DRAM 芯片尺寸 ， 但近期的主流产品（例如 D1z 12Gb LPDDR5）的芯片尺寸实际上比上一代缩小了 18% ， 这得益于 EUV 光刻精度的提升和晶体管密度的提高 ， 使位密度提高了 22% 。
1c DRAM 节点主要针对 HBM 应用而设计 ， 其权衡取舍更为复杂 。 三星选择性地加宽了外围电路线 ， 以降低 EUV 工艺差异性导致的缺陷率 ， 从而有效地扩大了芯片尺寸 。 这种方法降低了缺陷率 ， 并缓解了量子隧穿效应 ， 从而提高了每片晶圆上功能芯片的份额 。 然而 ， 这也导致每片晶圆上的芯片数量减少 ， 从而提高了生产成本 ， 并对三星的成本效益模式构成了挑战 。
在存储器制造领域 ， 芯片尺寸的增大仍然存在争议 ， 因为利润率取决于每片晶圆的芯片数量最大化 。 三星的1c战略表明 ， EUV工艺集成和布局精度方面存在重大挑战 。 尽管这种方法有助于提升良率 ， 但也凸显了在尖端节点上缩小尺寸的持续挑战 。
尽管EUV光刻技术具有诸多优势 ， 但它对环境条件高度敏感 ， 容易发生散射 ， 并且难以精确对准超精细图案 。 据报道 ， 三星在光学邻近校正（OPC）、布局一致性和整体工艺稳定性方面遇到了困难 ， 这引发了人们对其EUV集成能力成熟度的质疑 。
据TrendForce报道 ， 由于 3nm 和 2nm 的良率问题 ， 三星正在推迟或重新考虑其 1.4nm (1b) 节点 。 虽然跳过这个中间节点可能会限制工艺改进的机会 ， 但三星尚未正式确认绕过该节点 。 该公司正专注于提高良率和优化设计以稳定生产 ， 但这对工具和学习的具体影响仍不确定 。
SK海力士已在较小尺寸的芯片上实现了稳定的1c良率 ， 并已开始供应基于1b节点构建的12层HBM4 。 该公司在HBM3E的采用方面也处于领先地位 ， 并在关键客户中拥有强大的吸引力 。 如果其产品在成本或密度方面超越三星 ， 三星将面临进一步落后的风险 。
【三星大胆改革后，DRAM产量大幅提升】如果位密度和产品级竞争力没有显著提升 ， 三星不仅在HBM4领域 ， 未来几代产品也面临失利的风险 。 如果小型化和结构创新停滞不前 ， 三星短期内专注于通过1c芯片尺寸扩大来恢复良率 ， 这可能会变成长期的负担 。
HBM4 及更高版本三星正在加倍推进其 HBM 战略 ， 旨在将内部 4nm 逻辑芯片与其现已稳定的 1c DRAM 相结合 ， 以在 HBM4 领域取得进展 。 该公司还在推进第七代 (1d) DRAM 的开发 ， 其平泽 P2 晶圆厂的一条试验生产线已投入运营 ， 并且已生产出初始工程样品 。
SK海力士在第六代（1c）DRAM的完成方面处于领先地位 ， 但业内消息人士表示 ， 三星可能凭借在1d DRAM上更快的执行速度超越其竞争对手 。 韩国业内人士报道称 ， 三星计划在2026年下半年实现量产 ， 希望从落后者转变为竞争者 。
尽管良率有所提升 ， 但分析师警告称 ， 这种提升可能反映的是战术层面的调整 ， 而非真正的技术飞跃 。 如果三星在密度和性能方面无法匹敌或超越SK海力士 ， 其HBM4的推出可能会在人工智能和高性能计算市场中表现不佳 。
三星最近的进展或许预示着战术路线的调整 ， 而非全面回归创新领导地位 。 业内人士指出 ， 除非该公司缩小晶体管密度、架构设计和EUV技术方面的差距 ， 否则其HBM的复苏可能只是昙花一现 。 关键挑战依然存在：在不牺牲成本或信誉的前提下 ， 将良率稳定性提升到商业上可行的高性能内存 。
*声明：本文系原作者创作 。 文章内容系其个人观点 ， 我方转载仅为分享与讨论 ， 不代表我方赞成或认同 ， 如有异议 ， 请联系后台 。
想要获取半导体产业的前沿洞见、技术速递、趋势解析 ， 关注我们！

    推荐阅读


    上一篇：单片机为什么需要外接晶振？

    下一篇：8分钟变2小时！睡前刷手机，我们正在被手机“驯化”