云南龙网

  1. 首页 > 生活百科 > >

物理层设计，越来越难了

芯片人工智能it芯片

物理层设计，越来越难了

PHY层不再仅仅是一个管道 ， 它已成为一个战略赋能器 。
在过去几十年中 ， 半导体产业已经从对移动、汽车和PC等传统垂直领域的支持角色 ， 发展成为这些市场以及人工智能工厂和超大规模数据中心的基础性角色 。 支撑这一转变的是物理层（PHY） ， 它已成为数据传输和通信的关键促成因素 。
PHY是开放系统互连（OSI）模型的关键组成部分 ， 该模型包含七个抽象层 ， 用于连接不同的系统并定义它们如何相互通信和共享数据 。 该模型由国际标准化组织（ISO）在1980年代早期开发 。
Ansys 产品营销总监 Marc Swinnen 表示：“ISO七层模型中的物理层可以抽象为负责比特、字节和/或信号实际物理来回传输的部分 。 ”“它可以是无线电 ， 可以是电线 ， 可以是光纤 ， 可以是任何东西 。 它负责物理层面 。 而其上层 ， 在某个点上 ， 不会关心它是通过光、电还是无线电完成的 。 这就是分层模型的全部意义所在 。 每一层都可以忽略其下层的细节 。 存在许多物理接口标准 ， 包括蓝牙、以太网、Wi-Fi、UCIe、PCIe等 。 ”
该物理层在数据中心变得越来越重要 ， 因为数据中心需要处理、存储和来回传输大量数据 。 楷登电子（Cadence）硅解决方案事业部设计IP高级产品营销集团总监Arif Khan表示 ， 人工智能和高性能计算工作负载需要前所未有的系统性能水平 ， 这需要大规模的巨大带宽、超低延迟和能源效率 。“这些需求不仅仅是计算挑战 。 它们从根本上说是相互关联的挑战 。 这就是SerDes和PHY IP成为核心的原因 。 ”
但是 ， 当系统从纯粹的二进制逻辑过渡到物理设备的复杂性时 ， 它们会遇到自然世界的限制 。 “状态转换不是瞬时的 ， 限制了物理带宽 ， 而背景噪声进一步影响了信道容量 ， ”Khan指出 。 “克劳德·香农和哈里·奈奎斯特的开创性研究确立了在给定信噪比和编码配置下定义信道最大容量的基本原理 。 ”
一个标准 ， 多种选择理解物理层对于跟上系统需求并在这些领域保持竞争力至关重要 。 新思科技（Synopsys）产品管理执行总监兼MIPI联盟董事会主席Hezi Saar 表示：“在系统和SoC中 ， 我们看到USB、PCIe和互联网通信协议是分开的 。 ”“这些标准是为了解决特定问题而创建的——无论是连接器、长距离传输、PCI适配还是以太网网络等 。 标准合规性让我们确信一切运行正常且被正确解释 。 由于您已经开发了上一代产品 ， 您现在可以获得上市时间的优势 。 这些标准之间存在差异 ， 现在我们看到越来越多的物理层被发明出来 ， 以回答‘为什么我们不能将所有这些 ， 或者更多地整合在一起？’这个问题 。 这是可能的 ， 我们有时会做这些组合 ， 但它们会带来成本 。 标准允许供应商不竞争 ， 因为他们共同制定规范 ， 但他们也能够实现差异化 。 他们可以使产品功耗更低 ， 通过集成更多东西或外部更少东西来降低系统成本 。 ”
例如 ， HDMI就体现了这一点 。 Saar说：“有些笔记本电脑有HDMI接口 。 有时它们有DisplayPort接口 。 或者两者都有 。 为了实现这一点 ， 他们会问 ， ‘我的SoC是实现HDMI和DisplayPort吗？’HDMI来自电视市场 。 DisplayPort来自PC显示器市场 ， 即显示器市场 。 我如何同时集成这两种接口 ， 因为我想把我的笔记本电脑连接到家里的电视上 ， 或者连接到公司里的显示器上？我希望有这种双重性 。 我可以创建一个组合HDMI/DisplayPort物理层 ， 它们的电气特性相似 ， 但这样做的实现成本和整体PPA（功耗、性能、面积）成本会更高 。 或者我可以做一个更紧凑的实现 ， 并使用一个外部的桥接芯片 ， 但这会增加成本 。 成本是SoC之外的 ， 但它为你提供了功能 。 这种SoC可以针对低成本市场 ， 比如只需要DisplayPort的市场 。 而需要HDMI和DisplayPort的SoC则需要针对高端市场 。 所以这就是我需要一个还是两个的问题 。 ”
凡是数据被处理和存储的地方 ， 都需要PHY 。 随着物理层互连技术的发展 ， 其增加了除移动应用之外更多应用领域的需求 ， 例如机器视觉、PC/移动计算、汽车和工业 。 这意味着物理层必须成为首要考虑因素 。 原因是对于许多针对这些应用的系统 ， 低功耗到超低功耗是强制性的 。 对于那些电池供电的应用 ， 特别是低散热是必须的 。
【物理层设计，越来越难了】Mixel创始人兼首席执行官Ashraf Takla表示：“无论是移动设备、增强现实（AR）、虚拟现实（VR）、混合现实（MR）、扩展现实（XR）、物联网（IoT）、智能眼镜还是移动计算 ， 都必须最大限度地减少功耗和产生的热量 。 ”“否则 ， 产品的商业成功将岌岌可危 。 系统设计师需要密切关注系统中不同组件的输入和输出如何相互通信 ， 并考虑以最低总功耗、最少散热（在许多情况下还要尽量减少导线数量）的方式通信数据 。 如果不在早期阶段关注物理层 ， 系统设计师就有可能最终得到一个大部分功耗都花在系统不同组件之间通信上的系统 。 这必将导致一个缺乏竞争力的解决方案 。 ”
与此同时 ， 随着数据带宽需求的不断增长 ， 物理层也受到了影响 。
Saar 解释说：“USB和以太网在过去20年左右的时间里 ， 带宽大约增加了100倍或200倍 。 ”“我们以前使用的SerDes技术要简单得多 。 它更多是NRZ（不归零） ， 因此眼图更开放 ， 现在这已很常见 。 但当时已经发生了从NRZ到PAM（脉冲幅度调制）的范式转变 ， 要坚持相同的多模电平并添加更多内容更具挑战性 。 大约在2000年 ， 我们有更简单的线性均衡 。 速率是已知的 ， 接收端眼图是开放的 ， 所以你可以检查 。 但随着速率的增加 ， 这种转变大约在20到30之间 ， 几乎是40 。 我们正在从SerDes的基础架构中获得收益 ， 转向更多的PAM4 。 这实际上是一种更偏向DSP的方法 。 ”
所有这些发展都加速了新标准的推出 。 “对计算的需求越来越多 ， 而更多的计算意味着在同一个SoC中、堆叠在SoC中有更多的核心 ， 这不仅仅在服务器中 ， 甚至在边缘设备中也是如此 ， ”Saar说 。 “人工智能需要更多的计算 ， 甚至需要更多的带宽 。 数据的输入和输出以进行计算变得非常重要 ， 如果我们以NRZ级别进行进步 ， 串行化将无法跟上我们所需的数据速率 。 这正是PAM4、PAM8及更高版本进入市场的原因 。 更多的功能需要更快的接口速度 ， 这就是为什么我们看到一直在进步 ， 越来越快 。 ”
超高速PHY ， 充满挑战然而 ， 设计运行速度超过100G的PHY面临着无数挑战 。
Cadence的Khan解释说：“工程师必须驾驭一个由PAM4信号、亚皮秒抖动以及十年前还无法克服的通道损耗等尖端技术主导的领域 。 ”他指出PHY设计的四个主要挑战包括：
工艺技术依赖性：在这些速度下 ， 工艺节点选择既要考虑密度 ， 也要考虑模拟性能 。 例如 ， 高速SerDes正通过设计-技术协同优化来开发 ， 以最大限度地发挥先进晶圆代工技术的优势 。
信号和电源完整性：互连密度使信号完整性成为一个关键问题 。 单个芯片上数百条SerDes通道每吉比特/秒消耗毫瓦级功率 ， 串扰、同时开关噪声和电源轨压降等威胁必须小心处理 。
系统设计限制：PHY集成到复杂的SoC中 ， 这会施加严格的面积和热限制 。 有效设计需要SoC级别的全面规划 ， 包括对平面图、边缘和凸块的考虑 。
封装与集成：随着2.5D和3D封装的进步 ， 中介层或桥接器等组件现在成为信号路径的一部分 。 因此 ， PHY必须在芯片和封装中进行表征 ， 将凸块寄生效应、基板损耗和热梯度等因素纳入仿真流程 。
先进封装 ， 加剧难度Ansys的Swinnen说：“当你审视芯片到芯片的通信时 ， 如果它不是3D的 ， 那它就只是一个PCB板 。 ”“它是一个板上常规的总线网络 。 但如果你审视芯片到芯片的通信 ， 它们已经有了自己的物理标准 。 最常被引用和使用的是UCIe ， 它已经被公开 。 还有其他标准 ， 比如Bunch of Wires 。 每种都有优缺点 ， 但关键是在尽可能低的功耗下获得最高的带宽 。 这是关键 ， 因为当你审视一个3D系统时 ， 你已经将其分解 。 它曾经是一个SoC ， 现在你有了多个芯片 ， 你通常必须为这种分解付出代价 。 当你通过这些PCB线路从芯片出来 ， 再通过缓冲器、驱动器、大导线回到芯片上时 ， 速度和功耗都会受到惩罚 。 功耗和速度方面有很大的惩罚 ， 这始终是人们进行集成的原因 ， 因为你可以极大地避免这种物理互连 。 它现在变得流行是因为我们的间距密度和连接它们的导线提供了足够的带宽 ， 足够的边缘 。 你知道可以放置多少个凸点 。 由于间距 ， 有足够的边缘 。 导线足够细 ， 因为它们使用65纳米或35纳米技术的中介层来制造中介层 。 所以你实际上可以在小芯片中获得高速、高带宽、低功耗的连接 ， 这就是使这种分解成为可能的原因——而且不必为此付出太大的代价 。 ”
弗劳恩霍夫 IIS 自适应系统工程部门芯片中心负责人Andy Heinig 表示 ， 物理层与物理效应直接相关 。 “这意味着你经常会涉及到模拟电压域或模拟信号 。 为此 ， 我们有两个领域 。 它们必须协同工作 。 一方面是模拟工程师 。 另一方面 ， 可能是数字工程师 。 你必须弥合两个完全不同领域之间的鸿沟 。 这通常很难做到 。 我们团队发现 ， 模拟和数字工程师很难真正协同工作 。 模拟人员专注于解决模拟问题 ， 但他们经常忘记它在系统中是如何工作的 。 而找到正确的抽象级别使得这在物理上变得复杂 。 另一方面 ， 如果你能在物理层上改进一些东西 ， 你会从中获得很多性能 。 但这再次是物理层之上和物理层本身之间层次的交互 ， 因为你也可以在这里进行协同优化 。 如果协议层有足够的纠错能力 ， 你也可以容忍物理层上的一些错误 ， 反之亦然 。 你可以向前和向后移动它 ， 有时因为标准原因没有协同优化 。 那么 ， 你将失去整体性能 ， 因为所有东西都是单独优化的 ， 而不是作为一个整体系统 。 ”
Mixel的Takla表示 ， PHY的首要考虑是确保哪种标准最适合应用 。 “数据通信是对称的还是非对称的？通道数量与每个通道的数据速率之间的权衡是什么？最小化导线数量的重要性如何？应用是否需要多点通信？这些选择如何影响功耗和散热？对延迟和启动时间有何影响？系统的物理接口层选择是否与系统需要外部通信的物理接口层兼容？”
在芯片层面 ， IP提供商对进出其核心所嵌入芯片的接口的物理层协议大体上是无关紧要的 。 尽管如此 ， Quadric首席营销官Steve Roddy指出 ， SoC和系统设计师需要准确地建模运行在处理器核心上的完整应用程序所产生的数据流量 。 模型分析数据被系统设计师用来对新系统中接口的逻辑层和物理层做出明智的决策 ， 但客户通常不参与这些活动 。
一旦系统模型创建完成 ， 就可以将主要的物理效应引入到该模型中 ， 从而理解物理效应与系统级别含义之间的关联 。 “这样你就可以更好地理解哪些问题可能导致问题或产生重大影响 ， 哪些可以忽略 ， 哪些只是次级效应 ， 以及你需要把主要精力放在哪里来解决这些问题 ， ”弗劳恩霍夫的Heinig说 。 “这是你可以通过系统模型来解决的问题 ， 这样你对系统模型有更多的深入了解 ， 而不是仅仅在模拟方面进行 。 这是我们向所有模拟工程师解释的问题——专注于这个模拟来优化模拟部分 。 他们总是需要更多地从系统层面来看待问题 ， 这样他们才能更好地理解他们的决策对系统的影响 ， 如果他们在系统层面改变了某些东西 ， 那么在模拟方面会发生‘什么’ 。 这包括所有的物理效应——电子、热学和机械效应 。 ”
*声明：本文系原作者创作 。 文章内容系其个人观点 ， 我方转载仅为分享与讨论 ， 不代表我方赞成或认同 ， 如有异议 ， 请联系后台 。
想要获取半导体产业的前沿洞见、技术速递、趋势解析 ， 关注我们！

    推荐阅读


    上一篇：Chiplet，仍有诸多挑战

    下一篇：二维晶体管，正加速问世